Linux 7.3 étend le support pour de nouvelles extensions RISC-V

**Le développement de Linux 7.3 intègre un support pour découvrir et énumérer plusieurs extensions récentes de l'architecture RISC-V, ainsi que des améliorations en matière de sécurité, de mémoire, de compteurs de performance, de firmware et de qualité de service.

• Linux 7.3 pourra découvrir et énumérer des extensions RISC-V telles que Smcsrind, Zicclsm, Za64rs et Ssqosid.
• Les améliorations incluent l'accès aux registres, les chargements désalignés, les opérations atomiques, les séquences LR/SC et la surveillance des ressources.
• Le port RISC-V ajoute également des changements pour le Shadow Stack, le changement de contexte CPU et les services UEFI d'arrêt et de redémarrage.

Le développement de Linux 7.3 ajoute un support pour découvrir et énumérer plusieurs extensions récentes de l'architecture RISC-V, une plateforme d'instructions qui vise à élargir la diversité des processeurs grâce à une norme ouverte. Les changements ne se limitent pas à identifier de nouvelles capacités matérielles : ils incluent également des ajustements liés à la sécurité, aux performances, à la gestion des ressources et aux services de firmware.

Plus d'extensions pour identifier les capacités du processeur

Le nouveau support comprend les extensions Smcsrind, Sscsrind, Smcntrpmf, Ssccfg, Smcdeleg, Zicclsm, Ziccamoa, Ziccif, Ziccrse, Za64rs et Ssqosid. Leur incorporation permet au noyau de reconnaître plus précisément les caractéristiques offertes par un processeur RISC-V, ce qui est important pour que le logiciel puisse adapter son fonctionnement au matériel disponible sans dépendre de méthodes génériques.

Smcsrind et Sscsrind sont liées à un mécanisme d'accès indirect aux registres de contrôle et d'état, connus sous le nom de CSR. Ces registres concentrent des paramètres essentiels du processeur et du système, de sorte que la reconnaissance de cette capacité peut faciliter la gestion d'architectures qui intègrent une organisation plus large ou spécialisée de ces registres.

Une autre partie de l'ensemble est liée aux compteurs et à leur gestion à différents niveaux de privilège. Smcntrpmf ajoute un filtrage par mode de privilège pour les compteurs de cycles et d'instructions, tandis que Ssccfg permet de gérer les compteurs de performance matériels délégués et leurs états de configuration dans les contextes prévus par l'architecture.

Smcdeleg complète ce bloc en définissant la délégation des compteurs de superviseur et en englobant les modifications des registres de contrôle et d'état, ainsi que le comportement d'une unité matérielle, ou hart, à différents niveaux de privilège. Ensemble, ces extensions offrent au système d'exploitation des outils plus détaillés pour séparer, observer et gérer l'activité qui se produit à chaque niveau d'exécution.

Mémoire, atomicité et progression des instructions

Linux 7.3 ajoute également un support pour Zicclsm, une extension qui décrit les capacités du processeur et de la mémoire principale pour gérer les chargements et les stockages désalignés. Lorsque cette extension est présente, certains accès désalignés peuvent être effectués sans provoquer une exception matérielle, bien que la spécification avertisse que son exécution peut être considérablement lente.

Le comportement est pertinent car les accès désalignés apparaissent dans des structures de données, des formats binaires et des charges de travail qui n'organisent pas toujours chaque élément sur des frontières naturelles de mémoire. La reconnaissance explicite de Zicclsm permet au noyau de connaître cette capacité du système et d'éviter des hypothèses incorrectes sur le moment où une opération doit être arrêtée ou générer une exception.

Ziccamoa se concentre sur les opérations atomiques et exige que les régions de mémoire principale avec capacité de cache et de cohérence prennent en charge les opérations de mémoire atomique incluses dans l'extension de base A. Cette caractéristique vise à offrir une base plus uniforme pour les mécanismes de synchronisation, où plusieurs processeurs ou threads doivent coordonner leurs accès sans corrompre des états partagés.

De son côté, Ziccif indique que la mémoire principale permet l'obtention d'instructions avec des exigences d'atomicité. Ziccrse souligne que cette mémoire garantit le progrès des séquences Load-Reserved/Store-Conditional, connues sous le nom de LR/SC, tandis que Za64rs établit des exigences sur les ensembles de réservation utilisés par ces instructions, y compris la garantie qu'ils soient contigus.

Sécurité et gestion des ressources système

Parmi les améliorations supplémentaires du port RISC-V figure le travail sur le Shadow Stack dans les mécanismes d'intégrité du flux de contrôle. Cette technique maintient une structure séparée pour protéger les adresses de retour et aider à détecter les altérations dans la séquence d'exécution prévue, de sorte que son évolution dans le noyau peut renforcer les défenses contre certains types d'attaques sur le flux de contrôle.

Le développement intègre également un support pour la commutation de contexte de CPU associée au marquage de qualité de service. La commutation de contexte se produit lorsque le système d'exploitation change la tâche utilisant un processeur, et la gestion de ces étiquettes vise à conserver les informations nécessaires pour appliquer des politiques différenciées entre les charges de travail pendant ces changements.

Ssqosid correspond aux identifiants de qualité de service de superviseur et est orienté vers la surveillance des ressources telles que la bande passante mémoire et le cache. Pour les environnements multitâches, ces informations peuvent aider le système d'exploitation à observer comment les ressources sont réparties et à distinguer les besoins de différentes charges, bien que l'utilité concrète dépende du matériel et du logiciel qui mettent en œuvre l'extension.

L'ensemble se complète par l'utilisation de services de firmware UEFI pour redémarrer et éteindre les équipements. En s'appuyant sur les services disponibles dans le firmware, Linux peut disposer d'une voie plus cohérente pour exécuter ces opérations sur des plateformes RISC-V compatibles, en particulier lorsque la conception du système nécessite une coordination entre le noyau, le firmware et l'implémentation concrète de la machine.

Ce que cela signifie pour l'écosystème RISC-V

RISC-V utilise une base ouverte d'instructions qui peut être étendue par des extensions standardisées, une caractéristique qui permet de concevoir des processeurs pour des besoins spécifiques sans abandonner un cadre commun. Pour Linux, le défi consiste à reconnaître ces capacités, à les exposer de manière sécurisée et à utiliser leurs garanties sans supposer que tous les équipements offrent exactement le même ensemble de fonctionnalités.

L'incorporation de ces extensions ne signifie pas que chaque distribution va automatiquement activer tous ses avantages sur n'importe quel ordinateur. Le bénéfice dépendra du fait que le processeur déclare les capacités correspondantes, que le firmware les configure correctement et que les applications ou sous-systèmes du noyau sachent en tirer parti lorsque cela est opportun.

Le support pour la mémoire désalignée, l'atomicité et les séquences LR/SC peut être particulièrement important pour la compatibilité des logiciels et pour la cohérence entre différentes implémentations de RISC-V. À son tour, les extensions liées aux compteurs, privilèges et qualité de service offrent une base plus détaillée pour les systèmes qui ont besoin de mesurer la performance, d'isoler des charges ou de gérer des ressources partagées.

Les changements décrits appartiennent encore au processus de développement de Linux 7.3, de sorte que sa forme finale dépendra de l'évolution du code et des décisions qui seront prises avant le lancement.

Ce contenu est fourni à titre informatif uniquement et ne constitue pas un conseil financier, d'investissement, juridique ou fiscal. Les événements, récompenses, promotions en ligne ou informations mentionnées ici ne doivent pas être considérés comme une recommandation, une sollicitation ou une invitation à acheter, vendre, trader ou effectuer toute autre opération sur des actifs crypto. Les actifs crypto sont très volatils et peuvent entraîner des pertes. La disponibilité des services, produits et événements liés à WEEX peut varier selon les régions. Veuillez vous assurer que votre participation respecte les lois et réglementations locales applicables.